Die Halbleitergehäusetechnologie hat sich von traditionellen 1D-Leiterplattendesigns hin zu hochmodernen 3D-Hybridbondierungen auf Wafer-Ebene entwickelt. Dieser Fortschritt ermöglicht Verbindungsabstände im einstelligen Mikrometerbereich mit Bandbreiten von bis zu 1000 GB/s bei gleichzeitig hoher Energieeffizienz. Kernstück fortschrittlicher Halbleitergehäusetechnologien sind 2,5D-Packaging (bei dem die Komponenten nebeneinander auf einer Zwischenschicht platziert werden) und 3D-Packaging (bei dem aktive Chips vertikal gestapelt werden). Diese Technologien sind entscheidend für die Zukunft von HPC-Systemen.
Die 2,5D-Packaging-Technologie verwendet verschiedene Zwischenschichtmaterialien, die jeweils ihre eigenen Vor- und Nachteile aufweisen. Silizium-Zwischenschichten, darunter vollständig passive Siliziumwafer und lokalisierte Siliziumbrücken, bieten hervorragende Verdrahtungsmöglichkeiten und eignen sich daher ideal für Hochleistungsrechner. Allerdings sind sie material- und fertigungstechnisch kostspielig und stoßen bei der Gehäusefläche an ihre Grenzen. Um diese Probleme zu beheben, werden zunehmend lokalisierte Siliziumbrücken eingesetzt, die Silizium gezielt dort nutzen, wo präzise Funktionalität entscheidend ist, und gleichzeitig die Flächenbeschränkungen berücksichtigen.
Organische Zwischenschichten aus fächerförmig geformten Kunststoffen stellen eine kostengünstigere Alternative zu Silizium dar. Sie weisen eine niedrigere Dielektrizitätskonstante auf, wodurch die RC-Verzögerung im Gehäuse reduziert wird. Trotz dieser Vorteile erreichen organische Zwischenschichten jedoch nicht die gleiche Reduzierung der Verbindungsstruktur wie siliziumbasierte Gehäuse, was ihren Einsatz in Hochleistungsrechneranwendungen einschränkt.
Zwischenschichten aus Glas haben großes Interesse geweckt, insbesondere seit Intels kürzlich erfolgter Einführung von Testfahrzeuggehäusen auf Glasbasis. Glas bietet zahlreiche Vorteile, wie beispielsweise einen einstellbaren Wärmeausdehnungskoeffizienten (CTE), hohe Dimensionsstabilität, glatte und ebene Oberflächen sowie die Möglichkeit der Panelherstellung. Dies macht es zu einem vielversprechenden Kandidaten für Zwischenschichten mit vergleichbaren Verdrahtungsmöglichkeiten wie Silizium. Neben technischen Herausforderungen besteht der Hauptnachteil von Glaszwischenschichten jedoch im noch nicht ausgereiften Ökosystem und dem derzeitigen Mangel an Produktionskapazitäten in großem Maßstab. Mit der Weiterentwicklung des Ökosystems und der Verbesserung der Produktionskapazitäten dürften glasbasierte Technologien in der Halbleitergehäusefertigung weiter an Bedeutung gewinnen und sich breiter durchsetzen.
Im Bereich der 3D-Packaging-Technologie etabliert sich das Cu-Cu-Bump-lose Hybridbonden als führende Innovation. Dieses fortschrittliche Verfahren ermöglicht dauerhafte Verbindungen durch die Kombination von dielektrischen Materialien (wie SiO₂) mit eingebetteten Metallen (Cu). Cu-Cu-Hybridbonden erzielen Abstände unter 10 Mikrometern, typischerweise im einstelligen Mikrometerbereich. Dies stellt eine deutliche Verbesserung gegenüber der herkömmlichen Mikrobump-Technologie dar, deren Bump-Abstände bei etwa 40–50 Mikrometern liegen. Zu den Vorteilen des Hybridbondens zählen eine höhere Anzahl an I/Os, eine größere Bandbreite, eine verbesserte vertikale 3D-Stapelung, eine höhere Energieeffizienz sowie reduzierte parasitäre Effekte und ein geringerer Wärmewiderstand aufgrund des Verzichts auf Bottom Filling. Allerdings ist diese Technologie komplex in der Herstellung und mit höheren Kosten verbunden.
2,5D- und 3D-Packaging-Technologien umfassen verschiedene Packaging-Techniken. Beim 2,5D-Packaging lassen sich die Zwischenschichten je nach Wahl des Materials in siliziumbasierte, organische und glasbasierte Schichten unterteilen (siehe Abbildung oben). Im 3D-Packaging zielt die Entwicklung der Mikrobump-Technologie auf die Reduzierung der Abstände ab. Durch den Einsatz der Hybrid-Bonding-Technologie (einer direkten Cu-Cu-Verbindung) lassen sich heute Abstände im einstelligen Mikrometerbereich realisieren, was einen bedeutenden Fortschritt auf diesem Gebiet darstellt.
**Wichtige technologische Trends, die man im Auge behalten sollte:**
1. **Größere Zwischenschichtbereiche:** IDTechEx prognostizierte bereits, dass aufgrund der Schwierigkeit, Silizium-Zwischenschichten mit einer Größe von mehr als dem Dreifachen der Retikelgröße herzustellen, 2,5D-Siliziumbrückenlösungen Silizium-Zwischenschichten bald als primäre Wahl für die Gehäusefertigung von HPC-Chips ablösen würden. TSMC ist ein wichtiger Lieferant von 2,5D-Silizium-Zwischenschichten für NVIDIA und andere führende HPC-Entwickler wie Google und Amazon. Das Unternehmen kündigte kürzlich die Massenproduktion seiner ersten Generation von CoWoS_L mit einer 3,5-fachen Retikelgröße an. IDTechEx geht davon aus, dass sich dieser Trend fortsetzen wird und beschreibt weitere Fortschritte in seinem Bericht über die wichtigsten Marktteilnehmer.
2. **Panel-Level-Packaging:** Panel-Level-Packaging hat sich zu einem wichtigen Schwerpunkt entwickelt, wie die Taiwan International Semiconductor Exhibition 2024 verdeutlichte. Dieses Packaging-Verfahren ermöglicht den Einsatz größerer Zwischenschichten und trägt durch die gleichzeitige Produktion mehrerer Gehäuse zur Kostensenkung bei. Trotz seines Potenzials müssen Herausforderungen wie die Vermeidung von Verformungen weiterhin bewältigt werden. Die zunehmende Bedeutung des Panel-Level-Packaging spiegelt die steigende Nachfrage nach größeren und kostengünstigeren Zwischenschichten wider.
3. **Glas-Zwischenschichten:** Glas etabliert sich als vielversprechendes Material für die Realisierung feinster Leiterbahnen, vergleichbar mit Silizium, mit zusätzlichen Vorteilen wie einstellbarem Wärmeausdehnungskoeffizienten und höherer Zuverlässigkeit. Glas-Zwischenschichten sind zudem mit der Gehäuseintegration auf Panelebene kompatibel und ermöglichen so eine hochdichte Leiterbahnführung zu überschaubareren Kosten. Dies macht sie zu einer vielversprechenden Lösung für zukünftige Gehäusetechnologien.
4. **HBM-Hybridbonden:** Das dreidimensionale Kupfer-Kupfer-Hybridbonden (Cu-Cu) ist eine Schlüsseltechnologie für die Realisierung extrem feiner vertikaler Verbindungen zwischen Chips. Diese Technologie wird in verschiedenen High-End-Serverprodukten eingesetzt, darunter AMD EPYC für gestapelte SRAMs und CPUs sowie die MI300-Serie für das Stapeln von CPU/GPU-Blöcken auf I/O-Dies. Es wird erwartet, dass das Hybridbonden bei zukünftigen HBM-Weiterentwicklungen eine entscheidende Rolle spielen wird, insbesondere bei DRAM-Stacks mit mehr als 16 oder 20 Hi-Layern.
5. **Optische Bauelemente in Co-Packages (CPO):** Angesichts der steigenden Nachfrage nach höherem Datendurchsatz und verbesserter Energieeffizienz hat die optische Verbindungstechnologie erheblich an Bedeutung gewonnen. Optische Bauelemente in Co-Packages (CPO) entwickeln sich zu einer Schlüssellösung für die Steigerung der I/O-Bandbreite und die Reduzierung des Energieverbrauchs. Im Vergleich zur herkömmlichen elektrischen Übertragung bietet die optische Kommunikation zahlreiche Vorteile, darunter eine geringere Signaldämpfung über große Entfernungen, eine reduzierte Übersprechempfindlichkeit und eine deutlich höhere Bandbreite. Diese Vorteile machen CPO zur idealen Wahl für datenintensive und energieeffiziente HPC-Systeme.
**Wichtige Märkte, die man im Auge behalten sollte:**
Der wichtigste Markt für die Entwicklung von 2,5D- und 3D-Packaging-Technologien ist zweifellos der Bereich des Hochleistungsrechnens (HPC). Diese fortschrittlichen Packaging-Verfahren sind entscheidend, um die Grenzen des Mooreschen Gesetzes zu überwinden und mehr Transistoren, Speicher und Verbindungen in einem einzigen Gehäuse zu ermöglichen. Die Aufteilung von Chips ermöglicht zudem eine optimale Nutzung der Prozessknoten zwischen verschiedenen Funktionsblöcken, beispielsweise die Trennung von I/O-Blöcken und Verarbeitungsblöcken, was die Effizienz weiter steigert.
Neben dem Hochleistungsrechnen (HPC) werden auch andere Märkte durch den Einsatz fortschrittlicher Packaging-Technologien voraussichtlich wachsen. Im 5G- und 6G-Bereich werden Innovationen wie integrierte Antennen und hochmoderne Chiplösungen die Zukunft der Architekturen drahtloser Zugangsnetze (RAN) prägen. Auch autonome Fahrzeuge werden profitieren, da diese Technologien die Integration von Sensorsystemen und Recheneinheiten zur Verarbeitung großer Datenmengen ermöglichen und gleichzeitig Sicherheit, Zuverlässigkeit, Kompaktheit, Energie- und Wärmemanagement sowie Kosteneffizienz gewährleisten.
Die Unterhaltungselektronik (einschließlich Smartphones, Smartwatches, AR/VR-Geräte, PCs und Workstations) konzentriert sich zunehmend auf die Verarbeitung größerer Datenmengen auf kleinerem Raum, trotz steigender Kosten. Fortschrittliche Halbleitergehäuse spielen bei diesem Trend eine Schlüsselrolle, auch wenn sich die Gehäusemethoden von denen im HPC-Bereich unterscheiden können.
Veröffentlichungsdatum: 07.10.2024