Die Halbleiterverpackung hat sich von traditionellen 1D-Leiterplattendesigns zu hochmodernem 3D-Hybridbonden auf Waferebene weiterentwickelt. Diese Weiterentwicklung ermöglicht Verbindungsabstände im einstelligen Mikrometerbereich mit Bandbreiten von bis zu 1000 GB/s bei gleichzeitig hoher Energieeffizienz. Im Mittelpunkt fortschrittlicher Halbleiter-Packaging-Technologien stehen das 2,5D-Packaging (bei dem Komponenten nebeneinander auf einer Zwischenschicht platziert werden) und das 3D-Packaging (bei dem aktive Chips vertikal gestapelt werden). Diese Technologien sind entscheidend für die Zukunft von HPC-Systemen.
Die 2,5D-Verpackungstechnologie umfasst verschiedene Zwischenschichtmaterialien, von denen jedes seine eigenen Vor- und Nachteile hat. Zwischenschichten aus Silizium (Si), einschließlich vollständig passiver Siliziumwafer und lokalisierter Siliziumbrücken, sind dafür bekannt, dass sie die besten Verdrahtungsfähigkeiten bieten, was sie ideal für Hochleistungsrechnen macht. Allerdings sind sie hinsichtlich Material und Herstellung kostspielig und weisen Einschränkungen hinsichtlich der Verpackungsfläche auf. Um diese Probleme zu entschärfen, werden zunehmend lokale Siliziumbrücken eingesetzt. Dabei wird Silizium gezielt dort eingesetzt, wo die Feinfunktionalität von entscheidender Bedeutung ist, und gleichzeitig Platzbeschränkungen zu berücksichtigen.
Organische Zwischenschichten aus aufgefächert geformten Kunststoffen sind eine kostengünstigere Alternative zu Silizium. Sie haben eine niedrigere Dielektrizitätskonstante, was die RC-Verzögerung im Gehäuse verringert. Trotz dieser Vorteile haben organische Zwischenschichten Schwierigkeiten, die gleiche Reduzierung der Verbindungsmerkmale zu erreichen wie siliziumbasierte Verpackungen, was ihren Einsatz in Hochleistungs-Computing-Anwendungen einschränkt.
Zwischenschichten aus Glas haben großes Interesse geweckt, insbesondere nachdem Intel kürzlich eine glasbasierte Testfahrzeugverpackung auf den Markt gebracht hat. Glas bietet mehrere Vorteile, wie etwa einen einstellbaren Wärmeausdehnungskoeffizienten (CTE), eine hohe Dimensionsstabilität, glatte und flache Oberflächen sowie die Fähigkeit, die Plattenherstellung zu unterstützen, was es zu einem vielversprechenden Kandidaten für Zwischenschichten mit mit Silizium vergleichbaren Verdrahtungsfähigkeiten macht. Abgesehen von den technischen Herausforderungen besteht der Hauptnachteil von Glaszwischenschichten jedoch im unausgereiften Ökosystem und dem derzeitigen Mangel an Produktionskapazitäten im großen Maßstab. Mit der Reife des Ökosystems und der Verbesserung der Produktionskapazitäten könnten glasbasierte Technologien in der Halbleiterverpackung weiteres Wachstum und Akzeptanz erfahren.
Im Hinblick auf die 3D-Verpackungstechnologie entwickelt sich das stoßfreie Cu-Cu-Hybridbonden zu einer führenden innovativen Technologie. Diese fortschrittliche Technik erreicht dauerhafte Verbindungen durch die Kombination dielektrischer Materialien (wie SiO2) mit eingebetteten Metallen (Cu). Beim Cu-Cu-Hybridbonden können Abstände unter 10 Mikrometern erreicht werden, typischerweise im einstelligen Mikrometerbereich. Dies stellt eine deutliche Verbesserung gegenüber der herkömmlichen Mikrobump-Technologie dar, die Bump-Abstände von etwa 40–50 Mikrometern aufweist. Zu den Vorteilen des Hybrid-Bondings gehören erhöhte I/O, verbesserte Bandbreite, verbesserte 3D-Vertikalstapelung, bessere Leistungseffizienz sowie geringere parasitäre Effekte und thermischer Widerstand aufgrund des Fehlens einer Bodenfüllung. Allerdings ist diese Technologie aufwändig in der Herstellung und mit höheren Kosten verbunden.
2,5D- und 3D-Verpackungstechnologien umfassen verschiedene Verpackungstechniken. Bei 2,5D-Verpackungen können je nach Wahl der Zwischenschichtmaterialien diese in Zwischenschichten auf Siliziumbasis, auf organischer Basis und auf Glasbasis eingeteilt werden, wie in der Abbildung oben dargestellt. Bei der 3D-Verpackung zielt die Entwicklung der Mikrobump-Technologie darauf ab, die Abstandsabmessungen zu reduzieren. Durch die Einführung der Hybrid-Bonding-Technologie (einer direkten Cu-Cu-Verbindungsmethode) können heute jedoch Abstandsabmessungen im einstelligen Bereich erreicht werden, was einen erheblichen Fortschritt auf diesem Gebiet darstellt .
**Wichtige technologische Trends, die es zu beobachten gilt:**
1. **Größere Zwischenschichtbereiche:** IDTechEx hatte zuvor vorhergesagt, dass 2,5D-Siliziumbrückenlösungen aufgrund der Schwierigkeit von Silizium-Zwischenschichten, die die Grenze der 3-fachen Retikelgröße überschreiten, bald Silizium-Zwischenschichten als erste Wahl für die Verpackung von HPC-Chips ersetzen würden. TSMC ist ein wichtiger Lieferant von 2,5D-Siliziumzwischenschichten für NVIDIA und andere führende HPC-Entwickler wie Google und Amazon. Das Unternehmen hat kürzlich die Massenproduktion seines CoWoS_L der ersten Generation mit einer 3,5-fachen Retikelgröße angekündigt. IDTechEx geht davon aus, dass sich dieser Trend fortsetzt und weitere Fortschritte in seinem Bericht über die wichtigsten Akteure erörtert werden.
2. **Verpackung auf Panelebene:** Verpackung auf Panelebene ist zu einem wichtigen Schwerpunkt geworden, wie auf der Taiwan International Semiconductor Exhibition 2024 hervorgehoben wurde. Diese Verpackungsmethode ermöglicht die Verwendung größerer Zwischenschichten und hilft, die Kosten zu senken, indem mehr Verpackungen gleichzeitig hergestellt werden. Trotz seines Potenzials müssen noch Herausforderungen wie das Warpage-Management angegangen werden. Seine zunehmende Bedeutung spiegelt die wachsende Nachfrage nach größeren, kostengünstigeren Zwischenschichten wider.
3. **Glas-Zwischenschichten:** Glas entwickelt sich zu einem starken Kandidatenmaterial für die Erzielung feiner Verdrahtungen, vergleichbar mit Silizium, mit zusätzlichen Vorteilen wie einstellbarem CTE und höherer Zuverlässigkeit. Glas-Zwischenschichten sind auch mit Panel-Level-Packaging kompatibel und bieten das Potenzial für eine hochdichte Verkabelung zu überschaubareren Kosten, was sie zu einer vielversprechenden Lösung für zukünftige Packaging-Technologien macht.
4. **HBM-Hybridbonden:** 3D-Kupfer-Kupfer (Cu-Cu)-Hybridbonden ist eine Schlüsseltechnologie für die Erzielung vertikaler Verbindungen mit ultrafeinem Rastermaß zwischen Chips. Diese Technologie wurde in verschiedenen High-End-Serverprodukten eingesetzt, darunter AMD EPYC für gestapelte SRAMs und CPUs sowie die MI300-Serie zum Stapeln von CPU-/GPU-Blöcken auf I/O-Chips. Hybrid-Bonding wird voraussichtlich eine entscheidende Rolle bei zukünftigen HBM-Fortschritten spielen, insbesondere für DRAM-Stacks mit mehr als 16-Hi- oder 20-Hi-Schichten.
5. **Co-Packaged Optical Devices (CPO):** Mit der wachsenden Nachfrage nach höherem Datendurchsatz und Energieeffizienz hat die optische Verbindungstechnologie erhebliche Aufmerksamkeit erlangt. Co-packaged Optical Devices (CPO) werden zu einer Schlüssellösung für die Verbesserung der I/O-Bandbreite und die Reduzierung des Energieverbrauchs. Im Vergleich zur herkömmlichen elektrischen Übertragung bietet die optische Kommunikation mehrere Vorteile, darunter eine geringere Signaldämpfung über große Entfernungen, eine geringere Übersprechempfindlichkeit und eine deutlich erhöhte Bandbreite. Diese Vorteile machen CPO zur idealen Wahl für datenintensive, energieeffiziente HPC-Systeme.
**Wichtige Märkte, die es zu beobachten gilt:**
Der Hauptmarkt, der die Entwicklung von 2,5D- und 3D-Verpackungstechnologien vorantreibt, ist zweifellos der Bereich des Hochleistungsrechnens (HPC). Diese fortschrittlichen Verpackungsmethoden sind entscheidend für die Überwindung der Einschränkungen des Mooreschen Gesetzes und ermöglichen mehr Transistoren, Speicher und Verbindungen in einem einzigen Gehäuse. Die Zerlegung von Chips ermöglicht auch eine optimale Nutzung von Prozessknoten zwischen verschiedenen Funktionsblöcken, wie z. B. die Trennung von I/O-Blöcken von Verarbeitungsblöcken, was die Effizienz weiter steigert.
Neben dem Hochleistungsrechnen (HPC) wird erwartet, dass auch andere Märkte durch die Einführung fortschrittlicher Verpackungstechnologien wachsen werden. In den Bereichen 5G und 6G werden Innovationen wie Paketantennen und hochmoderne Chiplösungen die Zukunft der Architekturen drahtloser Zugangsnetzwerke (RAN) prägen. Auch autonome Fahrzeuge werden davon profitieren, da diese Technologien die Integration von Sensorsuiten und Recheneinheiten zur Verarbeitung großer Datenmengen unterstützen und gleichzeitig Sicherheit, Zuverlässigkeit, Kompaktheit, Energie- und Wärmemanagement sowie Kosteneffizienz gewährleisten.
Unterhaltungselektronik (einschließlich Smartphones, Smartwatches, AR/VR-Geräte, PCs und Workstations) konzentriert sich zunehmend auf die Verarbeitung von mehr Daten auf kleinerem Raum, obwohl die Kosten stärker im Vordergrund stehen. Fortschrittliche Halbleiterverpackungen werden bei diesem Trend eine Schlüsselrolle spielen, auch wenn die Verpackungsmethoden möglicherweise von denen im HPC abweichen.
Zeitpunkt der Veröffentlichung: 25. Okt. 2024