Das Halbleiter-Packaging hat sich von traditionellen 1D-Leiterplattendesigns hin zu hochmodernem 3D-Hybrid-Bonding auf Waferebene weiterentwickelt. Dieser Fortschritt ermöglicht Verbindungsabstände im einstelligen Mikrometerbereich mit Bandbreiten von bis zu 1000 GB/s bei gleichzeitig hoher Energieeffizienz. Kern moderner Halbleiter-Packaging-Technologien sind 2,5D-Packaging (bei dem Komponenten nebeneinander auf einer Zwischenschicht platziert werden) und 3D-Packaging (bei dem aktive Chips vertikal gestapelt werden). Diese Technologien sind entscheidend für die Zukunft von HPC-Systemen.
Die 2,5D-Verpackungstechnologie nutzt verschiedene Zwischenschichtmaterialien mit jeweils eigenen Vor- und Nachteilen. Silizium-Zwischenschichten (Si), darunter vollständig passive Silizium-Wafer und lokalisierte Siliziumbrücken, bieten bekanntermaßen beste Verdrahtungsmöglichkeiten und eignen sich daher ideal für Hochleistungsrechner. Sie sind jedoch material- und herstellungsintensiv und weisen Platzbeschränkungen auf. Um diese Probleme zu lösen, werden zunehmend lokalisierte Siliziumbrücken eingesetzt. Dabei wird Silizium strategisch dort eingesetzt, wo hohe Funktionalität bei gleichzeitiger Berücksichtigung von Flächenbeschränkungen entscheidend ist.
Organische Zwischenschichten aus Fan-Out-Kunststoff sind eine kostengünstigere Alternative zu Silizium. Sie haben eine niedrigere Dielektrizitätskonstante, was die RC-Verzögerung im Gehäuse reduziert. Trotz dieser Vorteile erreichen organische Zwischenschichten nicht die gleiche Reduzierung der Verbindungsfunktionen wie siliziumbasierte Gehäuse, was ihren Einsatz in Hochleistungsrechneranwendungen einschränkt.
Glaszwischenschichten haben insbesondere nach Intels kürzlicher Einführung glasbasierter Testfahrzeugverpackungen großes Interesse geweckt. Glas bietet mehrere Vorteile, wie einen einstellbaren Wärmeausdehnungskoeffizienten (CTE), hohe Dimensionsstabilität, glatte und ebene Oberflächen und die Möglichkeit, die Panelherstellung zu unterstützen. Dies macht es zu einem vielversprechenden Kandidaten für Zwischenschichten mit mit Silizium vergleichbaren Verdrahtungsmöglichkeiten. Neben den technischen Herausforderungen sind die Hauptnachteile von Glaszwischenschichten jedoch das unausgereifte Ökosystem und der derzeitige Mangel an großtechnischen Produktionskapazitäten. Mit der Weiterentwicklung des Ökosystems und der Verbesserung der Produktionskapazitäten könnten glasbasierte Technologien in der Halbleiterverpackung weiter wachsen und an Bedeutung gewinnen.
Im Bereich der 3D-Verpackungstechnologie entwickelt sich das Cu-Cu-Bump-less-Hybridbonden zu einer führenden innovativen Technologie. Diese fortschrittliche Technik ermöglicht dauerhafte Verbindungen durch die Kombination von dielektrischen Materialien (wie SiO2) mit eingebetteten Metallen (Cu). Cu-Cu-Hybridbonden ermöglicht Abstände unter 10 Mikrometern, typischerweise im einstelligen Mikrometerbereich. Dies stellt eine deutliche Verbesserung gegenüber der herkömmlichen Mikro-Bump-Technologie dar, deren Bump-Abstände etwa 40–50 Mikrometer betragen. Zu den Vorteilen des Hybridbondens zählen höhere I/O-Leistung, verbesserte Bandbreite, verbessertes 3D-Vertikal-Stacking, bessere Energieeffizienz sowie reduzierte parasitäre Effekte und thermischer Widerstand durch den Verzicht auf Bodenfüllung. Die Herstellung dieser Technologie ist jedoch komplex und mit höheren Kosten verbunden.
2,5D- und 3D-Verpackungstechnologien umfassen verschiedene Verpackungstechniken. Bei 2,5D-Verpackungen kann je nach Wahl der Zwischenschichtmaterialien zwischen siliziumbasierten, organischen und glasbasierten Zwischenschichten unterschieden werden, wie in der obigen Abbildung dargestellt. Bei 3D-Verpackungen zielt die Entwicklung der Mikro-Bump-Technologie auf die Reduzierung der Abstandsmaße ab. Durch den Einsatz der Hybrid-Bonding-Technologie (eine direkte Cu-Cu-Verbindungsmethode) können heute jedoch einstellige Abstandsmaße erreicht werden, was einen bedeutenden Fortschritt in diesem Bereich darstellt.
**Wichtige technologische Trends, die Sie im Auge behalten sollten:**
1. **Größere Zwischenschichtflächen:** IDTechEx prognostizierte bereits, dass 2,5D-Siliziumbrückenlösungen aufgrund der Schwierigkeit von Silizium-Zwischenschichten, die die dreifache Retikelgröße überschreiten, Silizium-Zwischenschichten bald als primäre Wahl für die Verpackung von HPC-Chips ablösen würden. TSMC ist ein wichtiger Lieferant von 2,5D-Silizium-Zwischenschichten für NVIDIA und andere führende HPC-Entwickler wie Google und Amazon und kündigte kürzlich die Massenproduktion seiner ersten Generation von CoWoS_L mit 3,5-facher Retikelgröße an. IDTechEx erwartet, dass sich dieser Trend fortsetzt und weitere Fortschritte in seinem Bericht über wichtige Akteure erörtert werden.
2. **Panel-Level-Packaging:** Panel-Level-Packaging hat, wie auf der Taiwan International Semiconductor Exhibition 2024 hervorgehoben wurde, einen wichtigen Schwerpunkt erlangt. Diese Verpackungsmethode ermöglicht die Verwendung größerer Zwischenschichten und trägt zur Kostensenkung durch die gleichzeitige Produktion mehrerer Pakete bei. Trotz ihres Potenzials müssen Herausforderungen wie das Verzugsmanagement noch bewältigt werden. Ihre zunehmende Bedeutung spiegelt die wachsende Nachfrage nach größeren, kostengünstigeren Zwischenschichten wider.
3. **Glaszwischenschichten:** Glas erweist sich als vielversprechendes Material für die Herstellung feiner Verdrahtungen, vergleichbar mit Silizium, mit zusätzlichen Vorteilen wie einstellbarem Wärmeausdehnungskoeffizienten und höherer Zuverlässigkeit. Glaszwischenschichten sind zudem mit Panel-Level-Packaging kompatibel und bieten das Potenzial für hochdichte Verdrahtung zu überschaubaren Kosten. Damit stellen sie eine vielversprechende Lösung für zukünftige Verpackungstechnologien dar.
4. **HBM-Hybridbonding:** 3D-Kupfer-Kupfer-Hybridbonding (Cu-Cu) ist eine Schlüsseltechnologie für ultrafeine vertikale Verbindungen zwischen Chips. Diese Technologie wird bereits in verschiedenen High-End-Serverprodukten eingesetzt, darunter AMD EPYC für gestapelte SRAMs und CPUs sowie die MI300-Serie für das Stapeln von CPU-/GPU-Blöcken auf I/O-Dies. Hybridbonding wird voraussichtlich eine entscheidende Rolle bei zukünftigen HBM-Weiterentwicklungen spielen, insbesondere bei DRAM-Stacks mit mehr als 16-Hi- oder 20-Hi-Lagen.
5. **Co-Packaged Optical Devices (CPO):** Mit der wachsenden Nachfrage nach höherem Datendurchsatz und Energieeffizienz hat die optische Verbindungstechnologie stark an Bedeutung gewonnen. Co-Packaged Optical Devices (CPO) entwickeln sich zu einer Schlüssellösung zur Verbesserung der I/O-Bandbreite und zur Reduzierung des Energieverbrauchs. Im Vergleich zur herkömmlichen elektrischen Übertragung bietet die optische Kommunikation mehrere Vorteile, darunter geringere Signaldämpfung über große Entfernungen, reduzierte Übersprechempfindlichkeit und eine deutlich höhere Bandbreite. Diese Vorteile machen CPO zur idealen Wahl für datenintensive, energieeffiziente HPC-Systeme.
**Wichtige Märkte zum Beobachten:**
Der wichtigste Markt für die Entwicklung von 2,5D- und 3D-Verpackungstechnologien ist zweifellos der Bereich des Hochleistungsrechnens (HPC). Diese fortschrittlichen Verpackungsmethoden sind entscheidend, um die Einschränkungen des Mooreschen Gesetzes zu überwinden und mehr Transistoren, Speicher und Verbindungen in einem einzigen Gehäuse zu ermöglichen. Die Zerlegung von Chips ermöglicht zudem eine optimale Nutzung von Prozessknoten zwischen verschiedenen Funktionsblöcken, beispielsweise durch die Trennung von I/O-Blöcken von Verarbeitungsblöcken, was die Effizienz weiter steigert.
Neben dem Hochleistungsrechnen (HPC) wird auch in anderen Märkten durch den Einsatz fortschrittlicher Verpackungstechnologien Wachstum erwartet. In den Bereichen 5G und 6G werden Innovationen wie die Verpackung von Antennen und hochmoderne Chiplösungen die Zukunft der Architekturen für drahtlose Zugangsnetze (RAN) prägen. Auch autonome Fahrzeuge werden davon profitieren, da diese Technologien die Integration von Sensor- und Recheneinheiten zur Verarbeitung großer Datenmengen ermöglichen und gleichzeitig Sicherheit, Zuverlässigkeit, Kompaktheit, Energie- und Wärmemanagement sowie Kosteneffizienz gewährleisten.
Unterhaltungselektronik (einschließlich Smartphones, Smartwatches, AR/VR-Geräte, PCs und Workstations) konzentriert sich zunehmend auf die Verarbeitung größerer Datenmengen auf kleinerem Raum, obwohl die Kosten stärker im Vordergrund stehen. Fortschrittliche Halbleitergehäuse werden bei diesem Trend eine Schlüsselrolle spielen, auch wenn sich die Gehäusemethoden von denen im HPC-Bereich unterscheiden können.
Beitragszeit: 07.10.2024