Die Automobilchipindustrie befindet sich im Wandel
Kürzlich diskutierte das Halbleiterentwicklungsteam mit Michael Kelly, Vizepräsident für Kleinchip- und FCBGA-Integration bei Amkor, über Kleinchips, Hybridbonden und neue Materialien. An der Diskussion nahmen außerdem ASE-Forscher William Chen, Promex Industries-CEO Dick Otte und Sander Roosendaal, Forschungs- und Entwicklungsleiter von Synopsys Photonics Solutions, teil. Nachfolgend finden Sie Auszüge aus dieser Diskussion.
Die Entwicklung von Automobilchips war lange Zeit kein Branchenführer. Mit dem Aufkommen von Elektrofahrzeugen und der Entwicklung moderner Infotainmentsysteme hat sich die Situation jedoch dramatisch verändert. Welche Probleme sind Ihnen aufgefallen?
Kelly: High-End-Fahrerassistenzsysteme (ADAS) benötigen Prozessoren mit einem 5-Nanometer-Prozess oder kleiner, um wettbewerbsfähig zu sein. Sobald man in den 5-Nanometer-Prozess einsteigt, müssen die Waferkosten berücksichtigt werden. Dies führt zu einer sorgfältigen Prüfung von Kleinchiplösungen, da die Herstellung großer Chips im 5-Nanometer-Prozess schwierig ist. Zudem ist die Ausbeute gering, was zu extrem hohen Kosten führt. Bei 5-Nanometer- oder höherwertigen Prozessen ziehen Kunden typischerweise die Auswahl eines Teils des 5-Nanometer-Chips in Erwägung, anstatt den gesamten Chip zu verwenden, was wiederum zu höheren Investitionen in die Gehäusephase führt. Sie könnten sich fragen: „Wäre es kostengünstiger, die gewünschte Leistung auf diese Weise zu erreichen, anstatt zu versuchen, alle Funktionen auf einem größeren Chip zu vereinen?“ Also, ja, High-End-Automobilunternehmen achten definitiv auf die Kleinchiptechnologie. Führende Unternehmen der Branche beobachten dies aufmerksam. Im Vergleich zur Computerbranche hinkt die Automobilindustrie bei der Anwendung der Kleinchiptechnologie wahrscheinlich zwei bis vier Jahre hinterher, aber der Trend zu ihrer Anwendung im Automobilsektor ist klar. Die Automobilindustrie stellt extrem hohe Anforderungen an die Zuverlässigkeit, daher muss die Zuverlässigkeit der Kleinchiptechnologie nachgewiesen werden. Die großflächige Anwendung der Kleinchiptechnologie im Automobilbereich ist jedoch sicherlich auf dem Weg.
Chen: Ich sehe keine nennenswerten Hindernisse. Ich denke, es geht eher darum, die relevanten Zertifizierungsanforderungen gründlich zu verstehen. Das betrifft auch die Messtechnik. Wie fertigen wir Pakete, die den extrem strengen Automobilstandards entsprechen? Sicher ist jedoch, dass sich die entsprechende Technologie kontinuierlich weiterentwickelt.
Wird es angesichts der vielen thermischen Probleme und der Komplexität von Multi-Die-Komponenten neue Belastungstestprofile oder andere Testarten geben? Können die aktuellen JEDEC-Standards solche integrierten Systeme abdecken?
Chen: Ich glaube, wir müssen umfassendere Diagnosemethoden entwickeln, um die Fehlerursache eindeutig zu identifizieren. Wir haben die Kombination von Messtechnik und Diagnostik diskutiert und es liegt in unserer Verantwortung, robustere Gehäuse zu bauen, hochwertigere Materialien und Prozesse zu verwenden und diese zu validieren.
Kelly: Wir führen derzeit Fallstudien mit Kunden durch, die aus Systemtests, insbesondere Temperaturwechseltests bei Funktionstests von Leiterplatten, gelernt haben. Diese Tests werden von JEDEC nicht abgedeckt. JEDEC-Tests sind lediglich isotherme Tests, die Temperaturanstieg, -abfall und -übergang umfassen. Die Temperaturverteilung in realen Gehäusen weicht jedoch stark von der realen Umgebung ab. Immer mehr Kunden möchten frühzeitig Systemtests durchführen, da sie diese Situation verstehen, auch wenn dies nicht jedem bewusst ist. Auch Simulationstechnologie spielt hier eine Rolle. Wer sich mit der thermisch-mechanischen Kombinationssimulation auskennt, erleichtert die Problemanalyse, da er weiß, auf welche Aspekte er sich beim Test konzentrieren muss. Systemtests und Simulationstechnologie ergänzen sich gegenseitig. Dieser Trend befindet sich jedoch noch in der Anfangsphase.
Müssen an ausgereiften Technologieknoten mehr thermische Probleme angegangen werden als in der Vergangenheit?
Otte: Ja, aber in den letzten Jahren sind Koplanaritätsprobleme immer deutlicher geworden. Wir sehen 5.000 bis 10.000 Kupfersäulen auf einem Chip, die zwischen 50 und 127 Mikrometern voneinander entfernt sind. Bei genauer Betrachtung der relevanten Daten stellt man fest, dass das Platzieren dieser Kupfersäulen auf dem Substrat sowie die Durchführung von Heiz-, Kühl- und Reflow-Lötvorgängen eine Koplanaritätsgenauigkeit von etwa einem Hunderttausendstel erfordert. Eine Genauigkeit von einem Hunderttausendstel entspricht der Suche nach einem Grashalm innerhalb der Länge eines Fußballfeldes. Wir haben leistungsstarke Keyence-Geräte angeschafft, um die Ebenheit von Chip und Substrat zu messen. Die sich daraus ergebende Frage ist natürlich, wie sich dieses Verformungsphänomen während des Reflow-Lötzyklus kontrollieren lässt. Dies ist ein dringendes Problem, das angegangen werden muss.
Chen: Ich erinnere mich an Diskussionen über die Ponte Vecchio, wo Niedertemperaturlot eher aus Montagegründen als aus Leistungsgründen verwendet wurde.
Angesichts der Tatsache, dass alle Schaltkreise in der Nähe immer noch thermische Probleme haben, stellt sich die Frage, wie die Photonik hier integriert werden soll.
Roosendaal: Thermische Simulationen müssen für alle Aspekte durchgeführt werden, und auch die Hochfrequenzextraktion ist notwendig, da es sich bei den eingehenden Signalen um Hochfrequenzsignale handelt. Daher müssen Aspekte wie Impedanzanpassung und ordnungsgemäße Erdung berücksichtigt werden. Es können erhebliche Temperaturgradienten auftreten, die innerhalb des Chips selbst oder zwischen dem sogenannten „E“-Chip (elektrischer Chip) und dem „P“-Chip (Photonenchip) bestehen können. Ich bin gespannt, ob wir uns eingehender mit den thermischen Eigenschaften von Klebstoffen befassen müssen.
Dies wirft Fragen zu Verbindungsmaterialien, deren Auswahl und Langzeitstabilität auf. Die Hybridverbindungstechnologie wird zwar bereits in der Praxis eingesetzt, ist aber noch nicht in der Massenproduktion angekommen. Wie ist der aktuelle Stand dieser Technologie?
Kelly: Alle Beteiligten in der Lieferkette beobachten die Hybridbond-Technologie. Derzeit wird diese Technologie hauptsächlich von Gießereien vorangetrieben, aber auch OSAT-Unternehmen (Outsourced Semiconductor Assembly and Test) untersuchen ihre kommerziellen Anwendungen intensiv. Klassische Kupfer-Hybrid-Dielektrikum-Bond-Komponenten haben eine Langzeitvalidierung durchlaufen. Bei kontrollierter Sauberkeit können mit diesem Verfahren sehr robuste Komponenten hergestellt werden. Allerdings sind die Sauberkeitsanforderungen extrem hoch, und die Investitionskosten für die Ausrüstung sind sehr hoch. Wir haben erste Anwendungsversuche in der Ryzen-Produktlinie von AMD erlebt, wo die meisten SRAMs auf Kupfer-Hybrid-Bond-Technologie basieren. Ich habe jedoch noch nicht viele andere Kunden gesehen, die diese Technologie einsetzen. Obwohl sie auf den Technologie-Roadmaps vieler Unternehmen steht, dürfte es noch einige Jahre dauern, bis die entsprechenden Ausrüstungspakete die unabhängigen Sauberkeitsanforderungen erfüllen. Wenn die Technologie in einer Fabrikumgebung mit etwas geringerer Sauberkeit als in einer typischen Waferfabrik eingesetzt werden kann und geringere Kosten erzielt werden, wird sie möglicherweise mehr Aufmerksamkeit erhalten.
Chen: Meinen Statistiken zufolge werden auf der ECTC-Konferenz 2024 mindestens 37 Beiträge zum Thema Hybridbonden präsentiert. Dieses Verfahren erfordert viel Fachwissen und beinhaltet zahlreiche Feinarbeiten während der Montage. Daher wird diese Technologie definitiv breite Anwendung finden. Es gibt bereits einige Anwendungsfälle, aber in Zukunft wird sie in verschiedenen Bereichen noch weiter verbreitet sein.
Wenn Sie von „guten Abläufen“ sprechen, meinen Sie damit die Notwendigkeit erheblicher finanzieller Investitionen?
Chen: Natürlich erfordert es Zeit und Fachwissen. Für diesen Vorgang ist eine sehr saubere Umgebung erforderlich, was finanzielle Investitionen erfordert. Auch die entsprechende Ausrüstung ist erforderlich, was ebenfalls finanzielle Mittel erfordert. Es geht also nicht nur um Betriebskosten, sondern auch um Investitionen in die Anlagen.
Kelly: Bei Abständen von 15 Mikrometern oder mehr besteht großes Interesse an der Wafer-zu-Wafer-Technologie mit Kupfersäulen. Idealerweise sind die Wafer flach und die Chips nicht sehr groß, was bei einigen dieser Abstände ein hochwertiges Reflow-Löten ermöglicht. Dies bringt zwar einige Herausforderungen mit sich, ist aber deutlich kostengünstiger als die Kupfer-Hybrid-Bond-Technologie. Bei Präzisionsanforderungen von 10 Mikrometern oder weniger ändert sich die Situation jedoch. Unternehmen, die Chip-Stacking-Technologie einsetzen, erreichen Abstände im einstelligen Mikrometerbereich, beispielsweise 4 oder 5 Mikrometer, und es gibt keine Alternative. Daher wird sich die entsprechende Technologie zwangsläufig weiterentwickeln. Bestehende Technologien werden jedoch kontinuierlich verbessert. Daher konzentrieren wir uns nun auf die Grenzen der Ausdehnung von Kupfersäulen und darauf, ob diese Technologie lange genug Bestand haben wird, damit Kunden alle Design- und Qualifizierungsinvestitionen in die echte Kupfer-Hybrid-Bond-Technologie aufschieben.
Chen: Wir werden relevante Technologien nur dann übernehmen, wenn eine Nachfrage besteht.
Gibt es derzeit viele Neuentwicklungen im Bereich Epoxid-Formmassen?
Kelly: Formmassen haben erhebliche Veränderungen erfahren. Ihr Wärmeausdehnungskoeffizient (CTE) wurde stark reduziert, was sie aus Drucksicht für relevante Anwendungen günstiger macht.
Otte: Um auf unsere vorherige Diskussion zurückzukommen: Wie viele Halbleiterchips werden derzeit mit einem Abstand von 1 oder 2 Mikrometern hergestellt?
Kelly: Ein erheblicher Anteil.
Chen: Wahrscheinlich weniger als 1 %.
Otte: Die Technologie, über die wir sprechen, ist also nicht Mainstream. Sie befindet sich nicht in der Forschungsphase, obwohl führende Unternehmen diese Technologie zwar anwenden, sie aber teuer und mit geringen Erträgen ist.
Kelly: Diese Technologie wird hauptsächlich im Hochleistungsrechnen eingesetzt. Sie wird heute nicht nur in Rechenzentren, sondern auch in High-End-PCs und sogar einigen Handheld-Geräten verwendet. Obwohl diese Geräte relativ klein sind, bieten sie dennoch eine hohe Leistung. Im breiteren Kontext von Prozessoren und CMOS-Anwendungen ist ihr Anteil jedoch nach wie vor relativ gering. Für herkömmliche Chiphersteller besteht kein Bedarf, diese Technologie zu übernehmen.
Otte: Deshalb ist es überraschend, dass diese Technologie nun auch in der Automobilindustrie Einzug hält. Autos brauchen keine extrem kleinen Chips. Sie können bei 20 oder 40 Nanometern bleiben, da die Kosten pro Transistor bei Halbleitern bei diesem Verfahren am niedrigsten sind.
Kelly: Allerdings sind die Rechenleistungsanforderungen für ADAS oder autonomes Fahren dieselben wie für KI-PCs oder ähnliche Geräte. Daher muss die Automobilindustrie in diese Spitzentechnologien investieren.
Wenn der Produktzyklus fünf Jahre beträgt, könnte die Einführung neuer Technologien den Vorsprung um weitere fünf Jahre verlängern?
Kelly: Das ist ein durchaus berechtigter Einwand. Die Automobilindustrie hat einen anderen Ansatz. Man denke nur an einfache Servoregler oder relativ einfache analoge Geräte, die es schon seit 20 Jahren gibt und die sehr kostengünstig sind. Sie verwenden kleine Chips. Die Automobilindustrie möchte diese Produkte weiterhin nutzen. Sie möchte nur in High-End-Computergeräte mit digitalen kleinen Chips investieren und diese möglichst mit kostengünstigen analogen Chips, Flash-Speicher und HF-Chips kombinieren. Für sie ist das Kleinchip-Modell sehr sinnvoll, da sie viele kostengünstige, stabile Bauteile älterer Generationen behalten können. Sie wollen und müssen diese Teile weder austauschen. Dann muss sie nur noch einen hochwertigen 5- oder 3-Nanometer-Kleinchip hinzufügen, um die Funktionen des ADAS-Teils zu erfüllen. Tatsächlich werden verschiedene Arten von Kleinchips in einem Produkt eingesetzt. Im Gegensatz zur PC- und Computerbranche verfügt die Automobilindustrie über ein vielfältigeres Anwendungsspektrum.
Chen: Darüber hinaus müssen diese Chips nicht neben dem Motor installiert werden, sodass die Umgebungsbedingungen relativ besser sind.
Kelly: Die Umgebungstemperatur in Autos ist recht hoch. Daher muss die Automobilindustrie, auch wenn die Chipleistung nicht besonders hoch ist, in gute Wärmemanagementlösungen investieren und aufgrund der sehr rauen Umgebungsbedingungen möglicherweise sogar den Einsatz von Indium-TIM (Wärmeleitmaterial) in Betracht ziehen.
Veröffentlichungszeit: 28. April 2025