Branchen-News: GPU treibt Nachfrage nach Silizium-Wafern in die Höhe

Silizium ist nach Sauerstoff das zweithäufigste Material auf der Erde und das siebthäufigste im Universum. Silizium ist ein Halbleiter, d. h. es besitzt elektrische Eigenschaften zwischen Leitern (wie Kupfer) und Isolatoren (wie Glas). Schon geringe Mengen Fremdatome in der Siliziumstruktur können dessen Verhalten grundlegend verändern. Daher muss die Reinheit von Silizium in Halbleiterqualität erstaunlich hoch sein. Die akzeptable Mindestreinheit für Silizium in Elektronikqualität beträgt 99,999999 %.

Das bedeutet, dass pro zehn Milliarden Atome nur ein Nicht-Siliziumatom zulässig ist. In gutem Trinkwasser sind 40 Millionen Nicht-Wassermoleküle enthalten, was eine 50 Millionen Mal geringere Reinheit als Silizium in Halbleiterqualität bedeutet.

Hersteller von Rohlingen müssen hochreines Silizium in perfekte Einkristallstrukturen umwandeln. Dazu wird ein einzelner Mutterkristall bei entsprechender Temperatur in geschmolzenes Silizium eingebracht. Während neue Tochterkristalle um den Mutterkristall herum wachsen, bildet sich langsam aus dem geschmolzenen Silizium der Siliziumblock. Dieser Prozess ist langsam und kann bis zu einer Woche dauern. Der fertige Siliziumblock wiegt etwa 100 Kilogramm und kann über 3.000 Wafer ergeben.

Die Wafer werden mit sehr feinem Diamantdraht in dünne Scheiben geschnitten. Die Präzision der Silizium-Schneidwerkzeuge ist sehr hoch, und die Bediener müssen ständig überwacht werden, sonst fangen sie an, mit den Werkzeugen ihre Haare zu beschädigen. Die kurze Einführung in die Herstellung von Silizium-Wafern ist zu vereinfacht und würdigt die Beiträge der Genies nicht voll und ganz. Sie soll aber einen Hintergrund für ein tieferes Verständnis des Silizium-Wafer-Geschäfts bieten.

Das Verhältnis von Angebot und Nachfrage bei Silizium-Wafern

Der Markt für Siliziumwafer wird von vier Unternehmen dominiert. Seit langem herrscht auf dem Markt ein empfindliches Gleichgewicht zwischen Angebot und Nachfrage.
Der Rückgang der Halbleiterverkäufe im Jahr 2023 hat zu einem Überangebot auf dem Markt geführt und hohe interne und externe Lagerbestände der Chiphersteller verursacht. Dies ist jedoch nur vorübergehend. Mit der Markterholung wird die Branche bald wieder an ihre Kapazitätsgrenzen stoßen und die zusätzliche Nachfrage durch die KI-Revolution decken müssen. Der Übergang von traditioneller CPU-basierter Architektur zu beschleunigtem Computing wird Auswirkungen auf die gesamte Branche haben, insbesondere auf die Segmente der Halbleiterindustrie mit geringem Wert.

GPU-Architekturen benötigen mehr Siliziumfläche

Da die Leistungsanforderungen steigen, müssen GPU-Hersteller einige Designbeschränkungen überwinden, um eine höhere GPU-Leistung zu erzielen. Chipgröße ist offensichtlich eine Möglichkeit, die Leistung zu steigern, da Elektronen keine großen Distanzen zwischen verschiedenen Chips zurücklegen möchten, was die Leistung einschränkt. Es gibt jedoch eine praktische Einschränkung bei der Chipgröße, die sogenannte „Retina-Grenze“.

Die Lithografiegrenze bezeichnet die maximale Größe eines Chips, die in einem einzigen Schritt in einer Lithografiemaschine in der Halbleiterfertigung belichtet werden kann. Diese Grenze wird durch die maximale Magnetfeldstärke der Lithografieanlage, insbesondere des im Lithografieprozess verwendeten Steppers oder Scanners, bestimmt. Bei modernster Technologie liegt die Maskengrenze üblicherweise bei etwa 858 Quadratmillimetern. Diese Größenbeschränkung ist sehr wichtig, da sie die maximale Fläche bestimmt, die in einer einzigen Belichtung auf dem Wafer strukturiert werden kann. Überschreitet der Wafer diese Grenze, sind mehrere Belichtungen erforderlich, um den Wafer vollständig zu strukturieren. Dies ist aufgrund der Komplexität und der Ausrichtungsprobleme für die Massenproduktion unpraktisch. Der neue GB200 überwindet diese Einschränkung, indem er zwei Chipsubstrate mit Partikelgrößenbeschränkungen zu einer Silizium-Zwischenschicht kombiniert und so ein doppelt so großes, superpartikelbegrenztes Substrat bildet. Weitere Leistungsbeschränkungen sind die Speicherkapazität und die Entfernung zu diesem Speicher (d. h. die Speicherbandbreite). Neue GPU-Architekturen überwinden dieses Problem durch den Einsatz von gestapeltem High-Bandwidth Memory (HBM), der auf demselben Silizium-Interposer wie zwei GPU-Chips installiert ist. Aus Siliziumsicht besteht das Problem von HBM darin, dass jedes Bit Siliziumfläche aufgrund der für hohe Bandbreiten erforderlichen hochparallelen Schnittstelle doppelt so groß ist wie bei herkömmlichem DRAM. HBM integriert zudem einen Logik-Steuerchip in jeden Stapel, wodurch die Siliziumfläche vergrößert wird. Eine grobe Berechnung zeigt, dass die in der 2,5D-GPU-Architektur genutzte Siliziumfläche 2,5- bis 3-mal so groß ist wie die der herkömmlichen 2,0D-Architektur. Wie bereits erwähnt, könnte die Silizium-Wafer-Kapazität erneut sehr knapp werden, wenn die Gießereien nicht auf diese Veränderung vorbereitet sind.

Zukünftige Kapazität des Siliziumwafermarktes

Das erste der drei Gesetze der Halbleiterfertigung besagt, dass das meiste Geld dann investiert werden muss, wenn das geringste Geld zur Verfügung steht. Dies liegt an der zyklischen Natur der Branche, und Halbleiterunternehmen tun sich schwer, dieser Regel zu folgen. Wie die Abbildung zeigt, haben die meisten Siliziumwaferhersteller die Auswirkungen dieses Wandels erkannt und ihre gesamten vierteljährlichen Investitionsausgaben in den letzten Quartalen fast verdreifacht. Trotz der schwierigen Marktbedingungen ist dies immer noch der Fall. Noch interessanter ist, dass dieser Trend schon seit langer Zeit anhält. Siliziumwaferhersteller haben Glück oder wissen etwas, das andere nicht wissen. Die Halbleiter-Lieferkette ist eine Zeitmaschine, die die Zukunft vorhersagen kann. Ihre Zukunft kann die Vergangenheit eines anderen sein. Wir erhalten zwar nicht immer Antworten, aber fast immer wertvolle Fragen.